单选题 下列关于时序逻辑电路的描述,错误的是( )

A、 通常包含触发器
B、 可实现计数器、寄存器等功能
C、 具有记忆功能
D、 输出只与当前输入有关
下载APP答题
由4l***go提供 分享 举报 纠错

相关试题

单选题 在VHDL中,下列哪个数据类型属于复合类型( )

A、ARRAY
B、STD_LOGIC
C、INTEGER
D、BOOLEAN

单选题 关于CPLD和FPGA的区别,下列说法正确的是( )

A、CPLD采用SRAM工艺,掉电后数据丢失
B、FPGA更适合实现复杂的时序逻辑电路
C、CPLD的引脚到引脚延迟时间更稳定
D、FPGA的集成度通常低于CPLD

单选题 VHDL语言中,用于表示信号赋值的符号是( )

A、=>
B、=
C、:=
D、<=

单选题 在可编程逻辑器件中,属于现场可编程门阵列(FPGA)的典型结构是( )

A、熔丝结构
B、查找表(LUT)结构
C、乘积项结构
D、反熔丝结构

单选题 VHDL程序的基本结构不包括( )

A、实体(ENTITY)
B、结构体(ARCHITECTURE)
C、配置(CONFIGURATION)
D、函数(FUNCTION)

单选题 下列不属于EDA设计流程的是( )

A、仿真验证
B、需求分析
C、程序编写
D、硬件焊接

单选题 可编程逻辑器件的设计中,“综合”过程的作用是( )

A、验证设计的功能是否正确
B、将高层设计描述转换为门级网表
C、将VHDL代码转换为仿真模型
D、下载设计文件到目标器件中

单选题 VHDL语言中,用于定义实体外部端口信号方向的关键字不包括( )

A、OUT
B、IN
C、BUFFERED
D、INOUT