判断题数字系统设计流程的算法设计常采用Matlab、VC和SystemC等语言工具。（√）

A、正确

B、错误

由4l***9o提供分享举报纠错

相关试题

单选题以下关于同步FIFO和异步FIFO的描述，哪一项是正确的？

A、同步FIFO和异步FIFO都必须使用相同的时钟信号进行读写操作

B、同步FIFO能用于跨时钟域的数据传输

C、异步FIFO的读写操作可以使用不同的时钟信号

D、异步FIFO的读写操作速度比同步FIFO快

单选题比较超前进位加法器和行波进位加法器的电路特性（面积、速度），正确的是

A、超前进位加法器的电路面积更小,但性能较差

B、行波进位加法器的电路面积更小,但性能较差

C、超前进位加法器和行波进位加法器的电路面积和性能完全相同

D、行波进位加法器的电路面积更大,但性能更好

单选题超前进位加法器的性质描述中，正确的是

A、超前进位加法器的每一位加法单元的进位输出需要逐位依次计算,类似于行波进位加法器

B、超前进位加法器的每一位加法单元的进位信号完全依赖于最低位的进位输入

C、超前进位加法器通过分组和并行计算进位,显著减少了总延迟

D、超前进位加法器的每一位加法单元的进位信号必须等待前一位的进位信号计算完成

单选题请选择不是模拟电路的

A、电源稳压电路

B、运算放大电路

C、功率放大电路

D、数据选择器

单选题请选择不是时序电路的

A、移位寄存器

B、加法器

C、计数器

D、D触发器

单选题数字系统实现方式不包括：

A、分立数字电路元件搭建

B、可编程逻辑器件实现,如PLD、FPGA

C、混合信号电路设计,如ADC、DAC

D、专用数字集成电路ASIC实现

单选题行波进位加法器的性质描述中，正确的是

A、行波进位加法器的每一位加法单元都独立工作,不受其他位的影响

B、行波进位加法器的每一位加法单元的进位输出直接连接到下一位加法单元的进位输入

C、行波进位加法器的每一位加法单元的进位输入和进位输出都是同时计算的

D、行波进位加法器的每一位加法单元的进位输入和进位输出之间存在一个时钟周期的延迟

单选题逻辑电路的形式验证主要采用的是：

A、定理证明

B、模型检测

C、等价性验证

D、文件格式对比