fpga复习题

更新时间：试题数量：购买人数：提供作者：

有效期：个月

章节介绍：共有个章节

收藏

我的练习

我的错题
(0道)

我的收藏
(0道)

我的斩题
(0道)

我的笔记
(0道)

专项练习

顺序练习 练习进度 0 / 0

随机练习 自定义设置练习量

模拟考试 仿真模拟

题型练习 按题型分类练习

易错题 精选高频易错题

学习资料 考试学习相关信息

搜索

题库预览

根据以下已经定义好的管脚，使用状态机编码控制方式，实现三个LED灯的切换。其中输入管脚clk为系统时钟1Hz，复位按键rst_n信号为低电平有效。KEY0，KEY1分别是二个按键，按下时为低电平。3根LED[2:0]管脚为输出，共阴连接。具体要求如下（1）要求使用状态机完成输出控制；（2）任何时候，如果复位信号有效，进入待机状态，LED0亮，LED1、LED2灭；（3）在待机状态下，如果KEY0被按下，进入状态1：LED0亮，LED1亮，LED2灭；（4）在状态1下，如果KEY0被按下，进入状态2：三灯全亮；如果KEY1被按下，回到待机状态。（5）在状态2下，如果KEY1被按下，回到状态1状态。

设计一个4位优先编码器程序，逻辑真值表如下：（1）cs为使能信号，高电平时正常工作（2）输入a信号优先级最高，d最低；（3）完成测试模块的核心部分编写，要求能够体现CS的作用，能够体现a,b,c,d优先级变化【缺少答案，请补充】（含图）（含图）

以下是4选1数据选择器的部分程序，请根据以下程序编写测试用例程序的核心部分。 always @(posedge sysclk_50M or posedge cs) begin if (cs) case(sel) 2'b00 : out = in1; 2'b01 : out = in2; 2'b10 : out = in3; 2'b11 : out = in4; endcase else out = 4'b0000; end 具体要求：（1）测试程序含全部输入信号，波形不得存在无效数据（X）；（2）测试包含复位环节；（3）测试波形需要包含全部选择信号变化情况

Verilog HDL提供的内置基本门分为哪几类？

请简要阐述FPGA（现场可编程门阵列）与单片机（Microcontroller Unit, MCU）相比，主要有哪些重要的区别和特点？

请简要阐述使用状态机架构进行控制的主要好处。（至少列出五点并简要说明）

基本的组合逻辑电路的定义、程序和测试文件的设计以及其真值表的画法(如编码器、译码器、数据选择器等)RTL视图；【缺少答案，请补充】

分频模块的设计，如1HZ，10HZ等,系统时钟为50Mhz；【缺少答案，请补充】

请根据以下程序，分析out1,out2,out3,out4输出波形 module u0 (clk,reset,in,out1,out2,out3,out4); input clk,reset,in; output reg a,b,c,d; always @(posedge clk or negedge reset) begin if(!reset) begin out1 <=0;out2<=0; end else begin out1 <=in; out2<=out1; end end always @(in,out2,out3) begin out3 <=in; out4<=out2&out3; end endmodule

请分析并描述以下程序的含义 1.assign out = data_a ^ data_b;// 2.always @(posedge clk or negedge clr) begin if(!clr) {q, qn} = 2'b00; else if (key == 0) {q, qn} = 2'b10; // else {q, qn} = {d, ~d}; end 3.DecodeModule U0( .clk(sysclk), .reset(key0), // .in(in), .out(out) ) 4.input[7:0] out1,out2; assign out = { out1[7],out2[6:0] };// 5.assign outled = (h1> e1) ? 0 : 1;// 6、parameter par2=4'b1001;// 7、always @(posedge clock or negedge clear)// 8、if(!clr) out=0;// 9、assign sel=(c<d)? 1:0;// 10、reg[8:1] data;// 11、若A=5'b11001,B=5'b10101,则:A&B= 12、wire[4:0] b; assign b = {b[0],b[3:1]};// 13、若A=5'b0110,B=5'b1001,则:A^B = 14、wire[4:0]a; assign a={a[3:0],a[4]};// 15、if((key1==1)&&((key2==0)) result=1;// 16、reg [9:0] c2;// 17、parameter a1=3'b111;// 18、if((c1==1)&&((h2==1)) e1=0;// 19、assign h2=c1|c2;// 20、parameter hello = 6'b100101,hi = 1,nihao = 0;// 21、assign nin = out1 & out2 | out3;// assign out = { out1[7],out2[6:0] };// 22、case(state) s0 : begin if(in) begin out = 2'b00; state = s1; end else begin out = 2'b00; state = s0; end end s1 : begin if(in) begin out = 2'b01; state = s2; end// else begin out = 2'b00; state = s0; end end s2 : begin out = 2'b10;state = s2; end default: state = s0; endcase 23、always @(posedge clk or negedge clr) begin clk1 = ~clk1;// end 24、always @(posedge clk or negedge clr) begin if(!clr) {q, qn} = 2'b00;// else if(rst == 0) {q, qn} = 2'b10; else {q, qn} = {d, ~d}; end 25、assign led = led1 ^ led2;//【缺少答案，请补充】